2.2 先进逻辑芯片：卡得最实

这是管制真正咬住的地方，也是最需要讲清楚的地方。

2.2.1 DUV 的物理天花板

光刻机的作用，是把电路图案像“投影”一样印到硅片上。能印多细，主要取决于光的波长。

DUV（深紫外）浸没式光刻机用 193nm 波长的光。受物理规律限制，一次曝光最细大约只能印出 76—80nm 间距的线条。
EUV（极紫外）光刻机用 13.5nm 波长的光，一次曝光就能印出细得多的线条。

7nm 工艺里最密的金属线间距大约是 40nm，5nm 工艺大约是 28—30nm。DUV 一次印不出来，只能用“多重曝光”：先印一组稀疏的线，再借助沉积和刻蚀的工艺技巧把线“加倍”，甚至“加四倍”（行内称为 SADP、SAQP）。

问题在于，加倍的次数越多：

每次曝光之间的对准误差会累积；
工序越来越长，一片晶圆要在产线上跑更久；
每多一道工序，良率就要打一次折扣。

到了 5nm 级，DUV 多重曝光已经接近实用的极限；再往 3nm 走，成本和良率在商业上基本不可行。外界拆解华为 2025 年底的麒麟 9030 后，普遍认为中芯国际的 N+3 工艺在晶体管密度上介于业界 7nm 和 5nm 之间。这正好说明了天花板的位置。

所以，在拿到 EUV 之前，中国的先进逻辑工艺大概率会被压在“5nm 级”这个天花板下面。

2.2.2 差距会先拉大，再谈缩小

天花板是固定的，台积电却在继续往前走：2025 年底 N2（2nm 级）量产，2026 年下半年推出 A16。按节点算，中芯国际和台积电之间差了 3 到 4 代，换算成时间大约是 5 到 7 年。

而且在接下来几年里，这个差距很可能先扩大：台积电每两年左右往前走一代，中国则卡在天花板下，只能在同一代工艺上提高良率、扩大产能。

这一点常常被忽视。很多讨论只看到中国“突破了 7nm”“突破了 5nm”，就以为差距在缩小。实际上，在“最先进工艺”这条赛道上，有 EUV 之前，追赶的速度跑不过领先者前进的速度。

2.2.3 关键变量：国产 EUV 什么时候能量产

因此，“先进逻辑芯片能卡多久”，基本等于“国产 EUV 什么时候能真正用于量产”。

EUV 之所以难，难在它是一个集众多尖端技术于一体的系统：

光源：要用激光轰击每秒数万颗高速飞行的锡滴，产生 13.5nm 的极紫外光，功率还要足够高，否则一小时曝光不了几片晶圆；
光学：极紫外光会被几乎所有材料吸收，只能用多层膜反射镜来导光，镜面的平整度要求达到原子级；
真空与控制：整条光路处在真空中，晶圆台的运动精度要求极高；
系统集成：ASML 的 EUV 背后有数千家供应商，许多零部件本身就是独门技术。

根据公开报道，中国已经造出 EUV 原型机，2025 年底在深圳完成验证，光源功率约 100—150 瓦。ASML 的商用机型早在 2017 年就达到 250 瓦，如今更高。中国官方目标是 2028 年左右用国产 EUV 造出芯片；多数业内人士估计，试产线要到 2030 年前后，真正的大规模量产还要更晚。

还有一个很容易被忽视的问题：光刻机造出来，只是第一步。 ASML 的 EUV 从第一台原型到量产机型，前后用了十几年。其中很多时间不是花在“造机器”上，而是花在“和晶圆厂一起把工艺调通”上。光刻胶、掩模、检测设备都要配套跟上。

综合来看，先进逻辑芯片这一层，管制大概能把中国压在“落后前沿 5 年以上”的位置，并且很可能持续到 2030 年前后。 至于之后能多快缩小差距，要看国产 EUV 及其配套产业链的进展。